2015年3月2日，中国上海及美国加州圣何塞 – Cadence（NASDAQ: CDNS）今天宣布灿芯半导体（Brite Semiconductor Corporation）运用Cadence® 数字设计实现和signoff工具，完成了4个28nm系统级芯片（SoC）的设计，相比于先前的设计工具，...

2014年4月2日，中国，上海 - Excellicon公司，一家时序约束分析和调试解决方案的供应商，可以提供自动化的时序约束编辑、编译、管理、实现和验证，今天宣布其产品被灿芯半导体采用，灿芯半导体是一家设计服务公司，提供复杂的SOC和ASIC设计服务。   Excellicon工具很好的帮助灿芯半...

2013年4月22日-25日，DESIGN West展会在美国硅谷举办，汇集了业界众多的顶级嵌入式系统开发公司，ASIC设计服务供应商，器件分销商，系统集成商和制造商。灿芯半导体首次参加这一全球最大的系统设计工程师盛会，展示了其高速低功耗芯片设计解决方案，备受国际厂商的关注。   灿芯半导体是参加D...

上海，2013年4月8日—— 一站式定制芯片及IP供应商——，灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）今日宣布，其基于0.11微米工艺平台而开发的USB 2.0物理层设计（PHY）已通过USB-IF的高速产品测试程序，并取得了USB-IF的高速产品商标 。该USB 2.0物理层设计同时支...

（上海，中国—2012年12月12日）“中国集成电路设计业2012年会暨重庆集成电路跨越发展高峰论坛”于2012年12月06日在重庆隆重召开，本次年会以“开拓创新，发挥优势，优化产业结构，打造电子信息产业高地”为主题。   作为ASIC设计公司及一站式服务供应商，灿芯半导体（上海）有限公司（以下简称...

2012年4月18日，中国上海 ——一站式定制芯片及IP供应商— 灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）今日宣布，开始面向客户提供能满足快速和可靠的RTL交付的新一代SoC集成平台“Briliante”。根据客户定制的目标，结合架构的复杂度，灿芯半导体能在1~3天内完成RTL设计以供综...

海思半导体有限公司、灿芯半导体（上海）有限公司和美国Open-Silicon公司于今天宣布共同完成了一个无线网络芯片的设计，并于台积电65纳米制程上一次投片成 功。此系统级芯片SoC在2009年9月完成全部设计并开始流片，其中从初始网表交付到出带（Taepout）的整个过程灿芯仅用了4个月的时间，完...

 灿芯半导体的首个65纳米芯片设计在预定时间表内按时成功完成设计，并一次流片成功。这次也是灿芯第一次采用台积电65纳米工艺制程的设计流程的项目。无论在芯片的复杂度和项目时间进度而言，都堪称具有挑战的设计项目。该项目是由灿芯和Open–Silicon在上海通力合作完成的。

灿芯半导体有限公司日前宣布，该公司已成功完成西安华迅微电子的一个TSMC 90纳米GPS基带设计，且实现一次性流片成功。该设计已通过了华迅的测试，同时将用于该公司最新的GPS产品系列。   灿芯是一家无工厂模式的ASIC设计服务公司，定位于90nm以下的高端的设计服务和Turn-Key服务，致力于为...

During 2004-2005, it was the most prosperous periods when IPCore was competing with Versilicon. However, after IPcore collapsed almost overnight, Vers...