新闻中心
灿芯资讯
中芯与灿芯40纳米低漏电工艺 ARM Cortex-A9双核测试芯片成功流片 测试芯片性能已达900MHz
发布日期: 2012-02-27 访问量:540

  2012227日, 中国上海和英国剑桥——国际领先的IC设计公司及一站式服务供应商灿芯半导体(上海)有限公司(以下简称灿芯半导体)与中芯国际集成电路制造有限公 司(中芯国际,纽约证券交易所:SMI,香港联合交易所:0981.HK)及ARM今日联合宣布,采用中芯国际40纳米低漏电工艺的ARM® Cortex™-A9 MPCore™双核测试芯片首次成功流片。

 

测试芯片基于ARM Cortex-A9双核处理器设计,采用了中芯国际的40纳米低漏电工艺。处理器使用了一个集32K I-Cache32K D-Cache128 TLB entriesNEON™ 技术,以及包括调试和追踪技术的CoreSight™ 设计套件。除高速标准单元库,该测试芯片还采用高速定制存储器和单元库以提高性能。设计规则检测之签核流程(sign-off)结果已达到 900MHzWC),预计2012年第二季度流片结束后,实测结果将达到1.0GHz

 

芯半导体总裁兼首席执行官职春星博士指出:“ARM Cortex-A9双核测试芯片采用了中芯国际的40纳米低漏电工艺,大幅缩短了整个芯片设计时间,并且降低了开发成本与流片风险,这一系列工艺技术和设 计上的优化措施将推动高性能的Cortex-A9处理器快速面市。我们很高兴在处理器内核及其优化实现上与ARM及中芯国际建立紧密的合作伙伴关系,该测 试芯片的顺利流片再次证明了三家公司合作的成功。有了ARM和中芯国际的支持,我们必将为需要高性能ARM内核的客户带来巨大价值。

 

芯国际首席商务长季克非表示:通过与ARM和灿芯的密切合作,中芯国际能够为客户提供一个快速实现从设计到生产的完整平台。我们十分重视与灿芯、ARM 的合作伙伴关系。也正因为他们的努力,我们才能达成此40纳米技术的重要里程碑,这对我们为客户提供最先进的制程技术的共同承诺是最有力的证明。中芯 国际40纳米技术结合ARM Cortex-A9处理器和灿芯的设计流程,将有助于满足高性能和低功耗消费电子产品日益增长的需求。

 

ARM中国区总裁吴雄昂说:在中国,ARM坚持致力于与合作伙伴共同努力,创造一个推动创新与成长的生态系统。这个与灿芯半导体、中芯国际共同创造的重要里程碑,证明了通过我们的合作,可以承诺并最终实现以高性能、低功耗的产品,来更快地满足市场不同领域的需求。

 

 

 

关于灿芯半导体

灿芯半导体(上海)有限公司是一家ASIC 设计以及后段一站式服务公司,为客户提供最具成本效益的,可预测和可靠的定制化ASIC解决方案。与Open-Silicon和中芯国际成为战略合作伙伴,灿芯采用成熟的设计流程和方法,具备先进的设计能力,提供一站式定制化ASIC解决方案,以一个提供低成本,低风险的成熟商业模式替代了复杂的ASIC设计和开发的传统模式。

欲了解更多讯息,请访问www.britesemi.com