为客户提供1.25-12.5Gbps多速率SERDES IP方案。该方案平滑地集成了多SERDES通路,具有同级产品中最优的性能、面积和功耗。可编译的PHY基于中芯国际40纳米和28纳米先进工艺设计,可以支持PCIe Gen 1/2/3, USB 3.0 / 3.1, XAUI, SATA Gen 1/2/3, CEI-11G-LR, 10GBase-KX4, JESD204B, SGMII/QSGMII, RAPID I/O, HSSTP (Trace Port), V-By-One, DisplayPort和HMC等主流的接口标准。







40LL 12.5Gbps眼图


                                     支持多种标准