灿芯半导体提供的YouPHY-DDR技术不仅包括DDR控制器(controller),PHY和I/O,而且包括特别开发的调试和测试软件,是一个完整的子系统。该方案是基于中芯国际从130纳米到28纳米的各种先进工艺而开发,可支持LPDDR2、 DDR3、LPDDR3、DDR4和LPDDR4等应用,支持从667Mbps 到2933Mbps的数据传输速率。其特有的动态自校准逻辑(DSCL)和动态自适应比特校准技术(DABC),可自动补偿芯片级、封装级、板级和存储器级别的工艺/电压/温度(PVT)波动而产生的器件性能差异,以及实现传输字节间的斜交自动补偿。YouPHY-DDR可以为客户提供最高性能、最低功耗、最小面积和最快上市时间的DDR接口IP方案。

YouPHY-DDR具有专利的先进技术


DDR子系统核心特征:

DDR控制器

  • 符合DFI2.1 DDR控制器架构具有高度灵活性和可定制

  • 支持包含AXI, AHB FIFO-based接口在内的可高达32个目标接口

  • 用户可定制arbiter (scheduler)

DDR PHY

  • 完整的DDR协议training

● CA training

● DQ read training

● DQ write training

● Write leveling

● Vref training

  • PHYDFI 3.1兼容,并且为了可以更易用与客户现有DFI兼容控制器集成,还可以向下兼容DFI标准

  • PHY包含动态校准逻辑技术(DSCL technology

● 可以根据由制造工艺引起的静态变量和使用温度、电压和数据模式引起的动态变量,自动补偿DDR接口时序

  • PHY包含动态自适应位校准技术(DABC

● 自动补偿每一个字节通路中位-位斜交

  • 通过灵活的PHY布图,可以提供业界最小的PHY面积并形成定制化电路,以匹配接口垫片框架

  • 动态自校准逻辑可以提供最低可达0.5 – 1时钟周期的PHY延时

  • 为了便于应用,PHY和可选的接口可以按照任意电路宏进行配置

  • 运用动态自校准硬件流程,可以简单快速地完成系统配置

  • 更高的长期系统稳定性

  • Combo PHY可选项包括:

● DDR2/DDR3 PHY Combo

● LPDDR2/DDR3 PHY Combo

● LPDDR2/LPDDR3/DDR3 PHY Combo

● DDR3/DDR4 PHY Combo

● LPDDR3/4 + DDR3 PHY Combo